

به نام خدا

+++++

لطفاً برابر توضیحات ارائه شده در جلسات حضوری آزمایشگاه ، ضمن مرور مجدد ویدئوهای آموزشی مربوط به جلسه های ضبط شده (Lec03_Chap2Sec1 ، Lec04_Chap2Sec2 ، OnlineCourse_Session4_Gx_x) ، سعی کنید تمرین زیر را مشابه توضیحات تکمیلی ارائه شده ، در نرم افزار ISE Design Suite 14.7 انجام داده و تا مرحله خواسته شده در تمرین پیش ببرید.

تمرین شماره ۳ :

توسط محیط کدنویسی HDL در نرم افزار ISE و مشابه توضیحات ارائه شده در ویدئوها، سعی کنید،

الف) برنامه یک دیکدر 3×8 را به همراه پایه کنترلی فعالساز (Enable) و خروجی های Q0 تا Q8 با در نظر گرفتن کلیدهای کشویی K1 تا K4 به عنوان ورودیهای مدار و ورودی فعالساز مدار و البته LED1 و LED8 به عنوان خروجی های دیکدر ، با استفاده از کد VHDL داده شده (شکل زیر) در یک پروژه جداگانه برای پیاده سازی روی تراشه FPGA کدنویسی کرده و سپس با تعریف فایل ucf دسترسی به پایه های مدار را امکانپذیر کنید. دقت کنید، در این تمرین لازم با انجام گامهای پردازشی بدون خطای Synthesize و Implement Design درستی عملیات خود را تایید کرده و همینطور در ادامه با انجام گامهای Generate Programming File و Configure Target Device پروژه خود تا مرحله Boundary Scan پیش ببرید.

ب) مشابه کد پیاده سازی شده در قسمت قبل ، برنامه یک دیکدر توسعه یافته 5×32 را با در نظر گرفتن تنها چهار لاین ورودی و شانزده لاین خروجی برای دیکدر ، با استفاده از کد VHDL توسعه یافته بر اساس کد قسمت الف این تمرین ، در یک پروژه جداگانه برای پیاده سازی روی تراشه FPGA کدنویسی کرده و مجدداً پس انجام گام های پردازشی بدون خطای Synthesize و Implement Design درستی عملیات را تایید و ضمن هدایت پروژه به گامهای Generate Programming File و Configure Target Device پروژه خود تا مرحله Boundary Scan پیش ببرید.

برای تحویل تمرین :


الف) گزارش ۱ صفحه ای شامل شیوه پیاده سازی پروژه ، تحلیل خروجی ها و تفسیر نتایج (به صورت فایل pdf) ،

ب) و فایل کامل پروژه اجرا شده در نرم افزار ISE را (به صورت فایل فشرده rar یا zip) ، ارسال نمایید.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity D4to16 is
    Port ( S : in std_logic_vector(2 downto 0);
          Q : out std_logic_vector(7 downto 0);
          E : in std_logic);
end D4to16;

architecture Behavioral of D4to16 is
begin
    process(S,E)
    begin
        if E = '0' then
            Q <= "00000000";
        else
            case S is
                when "000" => Q <= "00000001";
                when "001" => Q <= "00000010";
                when "010" => Q <= "00000100";
                when "011" => Q <= "00001000";
                when "100" => Q <= "00010000";
                when "101" => Q <= "00100000";
                when "110" => Q <= "01000000";
                when "111" => Q <= "10000000";
                when others => NULL;
            end case;
        end if;
    end process;
end Behavioral;
```



+++++